|
지터-의
대책
클락의
지터-가 문제가 되는 것은 알았다. 그럼, 클락의
지터-를 저감시켜 고품질의 오디오 성능을
얻으려면 어떻게 하면 좋은 것일까.
이 문제에의 대처책은, 다른 문제의 경우와
같이, 코스트와 트레이드 오프의 관계에 있는
것이 많다. 그러나, 경우에 따라서는 설계시
대처에 의해, 그만큼 코스트를 높이지 않고도
지터-를 삭감할 수가 있다. 이하, 기록시(A-D변환시)와
재생시(D-A변환시)로 나누어, 대처책을 설명한다.
●기록시의
대처법
A-D변환은,
아날로그 신호를 디지털화할 때에 행해진다.
이 때, 샘플링 간격을 광지터-가 존재하면
기록된 디지털 데이타에 치명적인 문제가 남는다.
지터-를 포함한 클락으로 아날로그 신호가
샘플링 되었을 경우, 기록되는 것은 양자화된
부호일뿐, 지터-에 의한 클락의 변동 정보(시간축의
변동 정보)는 어디에도 기록되지 않기 때문이다.
그 때문에, 기록시와 같은 샘플링 간격으로
다시 재생을 해내는 것은 불가능하다. 즉,
지터-가 많은 기기로 기록한다고 하는 것은,
역사적인 명연기주라고 한, 인류의 귀중한
문화재산을 정확하게 기록할 수 없다는 것과
같은 것이다. 따라서, 기록 장치의 클락의
질은, 그 장치가 고품질인 기록에 사용되는
것만큼 특히 중요하다. 이러한 장치의 클락의
발생/공급에 대해서는, 이하의 3개가 가이드
라인이 된다.
【그
1】클락 발생 회로에는, PLL는 아니고, 저위상잡음의
수정 발진 회로를 사용한다
【그
2】클락 발생 회로는, A-D컨버터의 근처에
배치한다
【그
3】클락 발생 회로의 전원에는, 노이즈가 적은
것을 사용한다
현실적으로는,
코스트나 시스템 구성의 형편으로부터, 클락
발생 회로로서 PLL 밖에 사용할 수 없는 케이스도
있다. 그러한 경우에는, 절대 지터-가
적은 PLL를 채용하는 것이 바람직하다. 코스트가
허락한다면, PLL의 전압 제어 발진 회로(VCO)로서
VCXO(voltage controlled xtal oscillator)를
사용하는 방법도 유효하다. 또, PLL 루프 필터의
절단 주파수를 내리는 것으로, 출력되는 지터-를
감소시킬 수도 있다.
실제의
시스템에서는, 많은 디지털 회로나 메카 구동
회로가 원인으로, 고품질의 전원을 얻는
것이 어렵다. 할 수 있으면 클락 발생 회로에
전용의 전원을 마련하고 싶은 곳이지만, 코스트의
사정으로 어려운 일도 많다. 그러나, 문제의
본질은 클락 발생 회로에 외란을 주지 않게
하는 것이므로, 프린트 배선판의 레이아웃을
궁리하거나 간단한 전원 필터를 넣거나 하는
것으로 문제가 해결하는 경우도 있다.
●재생시의
대처법
재생시의
대처책으로서는, 클락 공급 회로의 지터-를
줄이는 것 외에 방법은 없다. 이것을 채우기
위한 기본적인 방침은, 기록시에 있어서의
가이드 라인과 같은 것이 된다. 이것에 준해
수정 발진 회로를 사용한다면, 대부분의 경우,
문제는 없다. 특별히 조심할 필요가 있는 것은,
클락 발생 회로로서 DIR나 PLL를 사용하는
케이스이다.
PLL나
DIR에 대해서는, 기록시의 대처법과 같게,
코스트가 허락한다면 전압 제어 발진 회로로서
VCXO를 사용할 방법이 유효하다. 그러나, VCXO의
원리상, 락 레인지나 capther 레인지가 매우
좁기 때문에, 용도가 한정된다. 또, 루프 필터의
완화시간을 크게 하거나 PLL를 복수 종속 접속하는
것에 의해도, 지터-를 저감 할 수 있지만,
역시 이것도 전압 제어 발진 회로의 성능에
의존한다.
또,
DIR에 의한 복조 클락을 사용하지 않는 방법도
있다. 즉, 클락을 디지털 오디오 I/F신호와는
독립한 저지터-전송로로 송신측으로부터 수신
측에 주는 것이다. 이것에 의해, PLL의 지터-로부터는
완전하게 해방된다. 그러나, 이 방법은 범용성이
없는 위, 클락 전송로로부터의 EMI 노이즈의
발생에 조심할 필요가 있다.
수신측의
클락으로서 PLL에 의지하지 않는 방법도 있다.
예를 들면, 수신측에서 데이터를 D-A변환하기
전에 일단 FIFO(first-in, first-out) 메모리에
기록해, 그것을 수정 발진에 의한 저지터-의
클락으로 읽어내는 것으로 지터-를 배제할
수 있다. 그러나, 이 방법에서는, 기입 클락과
읽어내 클락이 비동기의 관계에 있기 때문에,
메모리의 오버플로우나 언더 플로우(underflow)가
발생한다. 따라서, 어떤 케이스라도 사용할
수 있는 것은 아니다.
또,
D-A컨버터의 입력전에 비동기 src="//nasotec003.img35.makeshop.info/board_detail/SRC(샘플" 레이트 컨버터)를 배치하는 것으로 출력측의 지터-를 감소시키는 방법도 있다. 이렇게 하는 것으로, 비동기 SRC의 읽기 클락으로서 수정 발진에 의한 저지터-의 클락을 사용할 수 있어 SRC전의 지터-를 가지는 클락에서 떼어낼 수 있다. 이 방법이면, FIFO 메모리를 사용하는 방법과 같은 데이터의 오버플로우나 언더 플로우(underflow)의 문제는 발생하지 않는다. 그러나, SRC에 의한 데이터는 어디까지나 계산에 의하는 것이어, 거기에 따른 음질의 변화는 피할 수 없다. 필자의 경험으로부터 말하면, SRC를 사용하는 것에 의해 음질은 큰폭으로 변화한다.
시스템에
요구되는 기능이나 성능, 또 용서되는 코스트에
의해, 지터-대책의 최적인 해는 일의적으로는
정해지지 않는 것으로 있다. 그러나, cost
performance를 추궁하면서 시스템을 심플하고
고성능에 마무리하기 위해서는, 지터-성능이
뛰어난 DIR나 PLL 제품을 선택한다는 것이
좋은 해일 것이다.
시청이
포인트
본고로
말한 대로, 지터-가 오디오 품질에 영향을
미치는 것은 분명하다. 또, 오늘의 측정기이면,
꽤 상세하게 지터-를 해석하는 것이 가능하다.
그러나, 지터-와 청감상의 음질의 관계는 아직
분명하지 않다. 경험적으로는, 지터-의 양이
적은 클락 쪽이 높은 음질을 얻을 수 있지만,
음질이 좋기 때문에라고 해, 반드시 지터-의
양이 최소인 것은 아니다. 지터-의 양은, 지터-의
변동 상태, 즉 그 주파수 성분을 나타내는
것은 아니기 때문에이다. 따라서, 고음질을
추구하는 오디오 기기의 개발에 대해서는,
역시 사람의 귀에 의한 시청과 평가가 불가결하다.
오디오의
세계에서는, 「무엇을 바꾸어도 소리가 바뀐다」라고
말해진다. 클락도 그 1개다. 본고로 설명한
것처럼, 고품질인 디지털 오디오 기기를 실현하기
위해서는, 지터-는 방치할 수 없는 문제이다.
일반적인 디지털 기기의 설계에 대해서는,
클락 발생 회로는 단순한 디지털 회로로서
다루어지는 것이 많다. 그러나, 디지털 오디오
기기의 클락에 대해서는, 아날로그적인 케어가
필요하다.
|
1.jpg){kind=logo}
